面向穿越架构的囚禁离子量子电路编译优化研究

《IEEE Transactions on Quantum Engineering》：Quantum Circuit Compilation for Trapped-Ion Processors With the Drive-Through Architecture

　　本文针对新兴的穿越架构（Drive-through Architecture）囚禁离子量子处理器，开发了首个专用编译系统。研究通过创新的门划分算法和考虑离子距离的动态布局优化，同时最小化阱间通信和优化阱内离子配置，显著降低了量子程序执行的总距离，从而提升了多种基准测试下的整体保真度。这项工作为大规模囚禁离子量子计算机的高保真度运行提供了关键的编译支持。

　　

量子计算被誉为下一代计算范式的革命性技术，它利用量子力学原理解决经典计算机难以应对的复杂问题。在众多量子计算物理实现方案中，囚禁离子（Trapped-Ion）系统因其能够实现高保真度的量子门操作和长相干时间而脱颖而出，成为构建可扩展量子计算机的领先候选技术之一。然而，将量子算法高效且高保真地映射到物理硬件上运行，面临着巨大的挑战，这一过程被称为量子编译（Quantum Compilation）。特别是对于新兴的量子处理器架构，缺乏专用的编译工具会严重制约其性能的发挥。

传统的囚禁离子架构，如量子电荷耦合器件（Quantum Charge-Coupled Device, QCCD），虽然采用模块化设计来扩展规模，但离子在不同陷阱（Trap）间的穿梭（Shuttling）操作会产生大量热量，导致严重的错误率，成为计算速度和保真度的瓶颈。近年来，研究人员提出了一种名为“穿越架构”（Drive-Through Architecture）的新颖设计。该架构的核心创新在于引入了一条环绕在多个静态陷阱周围的环形跑道（Racetrack），其上恒定速度运动的通信离子（Communication Qubits）作为信息载体。当通信离子经过静态离子时，无需减速即可通过传输门（Transport Gate）直接执行纠缠操作，从而避免了复杂的离子链分裂与合并过程，显著降低了热生成和再冷却时间，为高保真度纠缠门操作创造了条件。然而，这种新架构也带来了独特的编译挑战：为了实现高保真度的传输门，通信离子只能与位于陷阱边缘的静态离子交互；同时，量子程序执行过程中，需要动态地管理逻辑量子比特在各个陷阱内的布局（Placement），以最小化双量子比特门（Two-Qubit Gate）的操作距离和SWAP门（用于交换量子比特状态的门操作）的插入开销，这两者都直接影响最终的计算保真度。

此前，大多数量子编译研究集中于超导量子比特体系，其优化目标主要是减少因稀疏耦合而需要插入的SWAP门数量以缩短电路深度（Circuit Depth）。而对于囚禁离子系统，虽然阱内离子全连接的特性减少了SWAP插入的需求，但编译器的重点转向了优化阱间通信。然而，现有工作往往忽略了阱内离子重排序（Reordering）的成本，即执行双量子比特门时，若目标离子相距较远，会显著降低门保真度。因此，迫切需要开发一种能够感知穿越架构特性、能够同时优化阱间通信和阱内配置的编译器，这对于噪声中等规模量子（Noisy Intermediate-Scale Quantum, NISQ）时代量子计算机的实现至关重要。

为了解决上述问题，由Che-Ming Chang、Jie-Hong Roland Jiang等研究人员组成团队，在《IEEE Transactions on Quantum Engineering》上发表了他们的研究成果。他们开发了首个专门针对穿越架构的编译系统，旨在将量子汇编（QASM）描述的电路映射到该架构的低层物理布局和运动规划上，并通过优化动态布局来最大化整体程序保真度。

研究人员为开展此项研究，主要采用了几个关键技术方法：首先，他们将输入的QASM电路转换为有向无环图（DAG）并进行分层，以便分析门的依赖关系。其次，他们提出了一种可扩展的门划分（Gate Partitioning）算法，该算法基于改进的k路Fiduccia-Mattheyses（FM）算法，并动态调整前瞻深度（Look-ahead Depth），以最小化阱间通信次数。最后，对于每个陷阱在每一层的量子比特布局，他们采用模拟退火（Simulated Annealing）算法进行优化，其成本函数同时考虑了净力（Net Force，最小化门距离）、拉力（Pull Force，引导即将离开的量子比特至边界）和保持力（Hold Force，减少SWAP操作开销）三种作用力，从而协同优化双量子比特门保真度和SWAP门开销。

IV. METHODOLOGY

本研究的方法论概述如图3所示，主要包括电路DAG生成、门划分和分层布局三个核心步骤。

A. CIRCUIT DAG GENERATION

研究人员首先将输入的QASM电路描述转换为依赖图（Dependence Graph）G_?? = (V_??, E_??)，其中顶点代表双量子比特门，边代表执行顺序约束。随后通过尽可能早（As Soon As Possible）调度将DAG组织成多个层（Layer），每层包含可并行执行的独立门。

B. GATE PARTITIONING

门划分的目标是将量子门和量子比特分配到不同的陷阱中执行。研究采用贪心策略生成初始划分，并在后续各层动态更新划分。通过构建连接图（Connectivity Graph）G_C?并利用改进的k路FM算法进行最小割划分，旨在将相互作用的量子比特分在同一组，同时最小化连续分区间的变化以减少阱间通信。研究还提出了动态前瞻深度调整策略，根据电路局部密度自适应选择前瞻层数，以平衡优化质量和处理时间。划分质量通过基于最大二分匹配的成本度量T（阱间通信次数）来评估。

C. LAYERWISE PLACEMENT

在确定分区后，需要优化每个陷阱内每层的量子比特布局。研究采用模拟退火算法，其成本函数综合了三个关键因素：

1. 1.
   净力（Net Force）： 旨在最小化门距离（Gate Distance, gd）。通过将问题建模为最小线性排列问题（MinLA），鼓励参与双量子比特门操作的逻辑量子比特尽可能靠近，以提高门保真度。其计算考虑了当前层及未来数层内的门连接，并应用衰减函数赋予近期层更高权重。
2. 2.
   拉力（Pull Force）： 引导即将在后续层离开当前陷阱的量子比特预先向边界移动。这样当通信离子经过时，可以与靠近边界的静态离子快速完成信息交换（通过SWAP门），减少传输门执行距离。
3. 3.
   保持力（Hold Force）： 旨在减少SWAP操作开销，通过惩罚初始布局（π_?,j,0）与最终布局（π_?,j）之间的SWAP距离（SWAP Distance, sd）来实现。SWAP距离定义为实现布局排列所需SWAP操作的总代价（每个SWAP门等价于3个CNOT门）。

通过平衡这三种作用力，编译器能够找到在减少门操作距离和控制布局变换开销之间的最优折衷方案。

V. EVALUATION

为了评估所提出编译方法的性能，研究团队在多种基准电路上进行了全面实验，包括量子近似优化算法（QAOA）的硬件高效拟设（Hardware Efficient Ansatz）、加法器（Adder）、量子傅里叶变换（QFT）、乘法器（Multiplier）、量子K近邻（KNN）、量子神经网络（QNN）、量子体积（QV）、霸权电路（Supremacy）以及随机电路（Random）等。这些电路规模在50-250量子比特之间，包含数千个双量子比特门，代表了下一代囚禁离子系统的重要目标。

A. EXPERIMENTAL SETUP

实验将陷阱容量（Trap Capacity）设置为x=30，以反映当前离子阱系统的规模。研究将提出的方法与两种广泛使用的量子比特映射工具：Qiskit的SABRE算法和t|ket?编译器，进行了比较。为了公平对比，对SABRE和t|ket?进行了扩展（分别记为SABRE-ext和t|ket?-ext），使其能处理穿越架构的耦合图约束。

B. INTERTRAP COMMUNICATIONS

实验结果表明，本研究提出的门划分方法由于考虑了电路的全局结构，在大多数大型基准测试中，其所需的阱间通信次数（T）显著低于SABRE-ext和t|ket?-ext方法。例如，在Multiplier电路中，本方法仅需406次阱间传输，而SABRE-ext和t|ket?-ext分别需要1254次和1578次。研究还探讨了前瞻深度（d）和权重衰减函数对划分质量的影响，发现对于稀疏电路（如QNN），较大的d（约60-70）能带来更好的结果；而对于密集电路（如QV、Supremacy），过大的d反而会增加通信开销和处理时间，合适的d值在3-10之间能平衡优化质量和效率。图6和图7分别展示了不同电路下阱间通信次数和划分时间随d的变化情况。

C. INTRATRAP QUBIT MAPPING

在阱内量子比特映射方面，研究定义了总门距离（GD）、总SWAP距离（SD）和总距离（TD = GD + 3×SD）作为保真度的组合度量指标。通过与SABRE-ext和t|ket?-ext的比较（见表3）发现，本方法在大多数基准测试中实现了更低的TD，从而直接提升了模拟的程序保真度。此外，与只注重减少门距离的启发式离子重排序方法相比（见表4），本方法通过同时优化GD和SD，实现了更好的整体保真度平衡。研究还探讨了陷阱容量选择（x）和加热率（Γ）对性能的影响（见表5），表明存在一个最优的陷阱容量范围（如x=20~30），能够平衡阱内复杂度和阱间通信开销。编译时间的 scalability 分析（见图8）显示，该方法的时间复杂度约为O(n2)，对于NISQ时代关注的电路规模具有可扩展性。

VI. CONCLUSION AND FUTURE WORK

本研究成功开发了一个针对穿越架构囚禁离子量子处理器的可扩展编译流程。该流程通过创新的门划分和动态分层布局优化，同时考虑了阱间通信和程序内量子门执行的影响，显著降低了电路执行的总距离，从而为NISQ时代量子计算机的整体保真度提升提供了关键支持。

研究结论强调，专为特定量子硬件架构设计的编译器对于充分发挥其性能潜力至关重要。本研究工作填补了穿越架构编译领域的空白，为未来大规模囚禁离子量子计算机的实用化迈出了重要一步。

在讨论与未来展望部分，作者指出未来的工作将集中于探索和优化不同的架构设计（如增加陷阱或环形跑道数量）、解决阱间通信瓶颈（如优化通信协议和调度策略），以及将编译方法扩展到其他类似的模块化架构（如采用光学接口的分布式离子阱量子计算机或具有环形拓扑的囚禁离子架构）。这项工作有望为近期的囚禁离子量子编译器设计提供指导。